Note publique d'information : Les travaux présentés dans cette thèse s'inscrivent dans le cadre de la conception
et l'implémentation des décodeurs reconfigurables en utilisant la norme MPEG-RVC.
Cette norme est développée par MPEG. Elle permet une grande flexibilité et la réutilisation
des normes existantes dans un processus de reconfiguration des solutions de décodage.
RVC fournit une nouvelle spécification basée sur une modélisation à flux de données
nommée RVC-CAL. Dans ce travail, nous proposons une méthodologie de prototypage rapide
permettant une implémentation efficace et optimisée des décodeurs reconfigurables
RVC sur des cibles matérielles. Notre flot de conception est basé sur l'utilisation
de la reconfiguration dynamique partielle (RDP) afin de valider les approches de reconfiguration
permises par la norme MPEG-RVC. En exploitant la technique RDP, le module matériel
peut être remplacé par un autre module qui a la même fonction ou le même algorithme
mais une architecture différente. Ce concept permet au concepteur de configurer différents
décodeurs selon les données d'entrées ou ses exigences (temps de latence, la vitesse,
la consommation de la puissance). La RDP peut être aussi utilisée pour réaliser une
implémentation hiérarchique des applications RVC. L'utilisation de la norme MPEG-RVC
et la RDP permet d'améliorer le processus de développement ainsi que les performances
du décodeur. Cependant, la RDP pose plusieurs problèmes tels que le placement des
tâches et la fragmentation du FPGA. Ces problèmes ont une influence sur les performances
de l'application. Pour remédier à ces problèmes, nous avons proposé une approche de
placement hors ligne qui est basée sur l'utilisation d'une méthode d'optimisation,
appelée la programmation linéaire. L'application de cette approche sur différentes
combinaisons de données ainsi que la comparaison avec une autre méthode ont montré
l'efficacité et les performances de l'approche proposée.
Note publique d'information : The main purpose of this PhD is to contribute to the design and the implementation
of a reconfigurable decoder using MPEGRVC standard. The standard MPEG-RVC is developed
by MPEG. lt aims at providing a unified high-level specification of current and future
MPEG video coding technologies by using dataflow model named RVC-CAL. This standard
offers the means to overcome the lack of interpretability between many video codecs
deployed in the market. ln this work, we propose a rapid prototyping methodology to
provide an efficient and optimized implementation of RVC decoders in target hardware.
Our design flow is based on using the dynamic partial reconfiguration (DPR) to validate
reconfiguration approaches allowed by the MPEG-RVC. By using DPR technique, hardware
module can be replaced by another one which has the same function or the same algorithm
but a different architecture. This concept allows to the designer to configure various
decoders according to the data inputs or her requirements (latency, speed, power consumption,
.. ). The use of the MPEG-RVC and the DPR improves the development process and the
decoder performance. But, DPR poses several problems such as the placement of tasks
and the fragmentation of the FPGA area. These problems have an influence on the application
performance. Therefore, we need to define methods for placement of hardware tasks
on the FPGA. ln this work, we propose an off-line placement approach which is based
on using linear programming strategy to find the optimal placement of hardware tasks
and to minimize the resource utilization. Application of different data combinations
and a comparison with sate-of-the art method show the high performance of the proposed
approach.
paprika.idref.fr
data.idref.fr
Documentation
